A transmissão de áudio digital (DAB) é a transmissão de terceira geração após a transmissão em amplitude modulada (AM) e em frequência modulada (FM). Em comparação com a transmissão atual, o DAB tem as vantagens de uma boa qualidade de som (qualidade de CD), capacidade de multimídia e recepção móvel de alta velocidade, criptografía, baixa potência de transmissão, ampla cobertura, alta utilização do espectro e resistência à interferência. O serviço DAB pode ser variado e, além de programas de áudio comuns, pode transmitir qualquer outra forma de dados, como texto, imagens estáticas ou vídeo em movimento. Portanto, o DAB também é chamado de Digital Multimedia Broadcasting (DMB). Este artigo principal
O design de software e hardware para implementar o codificador do sistema de lançamento DAB em FPAGs baseados em PC e Cyclone II EP2C20F484C7 é apresentado, que leva em consideração os requisitos de tamanho do circuito e utilização de recursos. Este projeto é usado para testar receptores DAB/DMB.
Projeto do codificador do sistema de lançamento DAB
O sistema de transmissão do DAB consiste principalmente em um codificador de fonte na posição do provedor de programas, um multiplexador na posição da estação de rádio e um modulador de codificação COFDM (Coding Orthodox Frequency Partition Multiplexing) na posição de transmissão, onde o COFDM pode ser dividido em codificação de canal e modulação OFDM. O codificador do transmissor DAB inclui principalmente o módulo de quadro ETI (Business Group Transfer Interface), módulo de codificação de canal, módulo de modulação DQPSK, módulo de modulação OFDM, módulo de conversor de frequência superior, módulo de filtragem digital, módulo de interface USB, etc. Os módulos de codificação de canal incluem difusão de energia, codificação de convulsão removível, entrelaçamento de tempo, entrelaçamento de frequência, etc. A entrada de todo o codificador é um quadro ETI do multiplexer e a saída é um sinal de média frequência analógico.
Todo o projeto consiste principalmente em codificação de software no lado do PC e design de módulo IFFT no lado do FPGA e design de PCB para módulos USB e módulos DAC. O PC implementa principalmente o uso de decodificação de quadros ETI, codificação de canal e modulação DQPSK, transferência de dados modulados para o FPGA através da interface USB, o FPGA recebe dados e entrega ao módulo IFFT para a transformação IFFT, que é o principal método para implementar OFDM (multiplexação de divisão de frequência ortogonal). Os dados de saída do IFFT transformam o sinal da banda base em média frequência através de um conversor de frequência no IF, que é filtrado digitalmente para o módulo DAC. Depois, o módulo DAC converte o sinal digital em sinal analógico para o transmissor, que é emitido através do transmissor, com frequências opcionais de BANDIII (165-240 Mhz) à banda L (1452-1492 Mhz).
Design de software para PC
O software do lado PC implementa principalmente o uso de decodificação de quadros ETI, codificação de canal (incluindo difusão de energia, codificação de convulsão, entrelaçamento de tempo, entrelaçamento de frequência), modulação DQPSK. Ao mesmo tempo, a transferência de dados USB e o controle de módulos USB através de drivers fornecidos pelo fabricante, bem como a interface PC-homem, permitem que os usuários selecionem os programas ETI a serem transmitidos e configurem seus modos de transmissão.
Interface do codificador PC
Interface do codificador PC
(1) Resolver quadros ETI: um quadro ETI consiste principalmente em informações de cabeçalho de quadro (informações relacionadas com este quadro e cada subcanal dentro do quadro) e dados de fluxo principal de negócios MST (incluindo fluxo de código de áudio e FIC de canal rápido de dados). Primeiro, precisamos extrair informações de sincronização e comprimento de quadro dos quadros ETI transmitidos para facilitar a localização do cabeçalho de quadro. Em seguida, de acordo com o formato de quadro ETI, extrair informações FIC e informações de fluxo de dados do negócio principal.
(2) Codificação do canal: os dados FIC extraídos do quadro ETI e os dados de fluxo de negócios principais são difundidos por energia, então, de acordo com as informações extraídas sobre o nível de proteção de cada subcanal, cada componente de negócios é codificado por convulsão removível por nível de proteção, em seguida, os dados de negócios principais são entrelaçados em tempo, os dados de negócios principais entrelaçados são compostos em quadros CIF do canal de negócios principal (MSC), as informações FIC não são entrelaçadas em tempo, juntamente com os quadros CIF são compostos em quadros de transmissão DAB. Ao mesmo tempo, o entrelaçamento de frequência dos quadros de transmissão DAB também é implementado no lado do PC.
(3) Modulação DQPSK: a informação de dados é entrelaçada em frequência, de acordo com a fase inicial de cada portadora, para obter a informação de fase de modulação de cada portadora.
(4) Controle de transferência USB: Quadros DAB modulados por DQPSK são transferidos para o módulo de hardware IFFT no FPGA através da interface USB. Escreva o programa de transferência de dados USB correspondente com base na unidade USB fornecida pelo fabricante.
Projeto do FPGA
O lado FPGA implementa principalmente IFFT (transformação anti-Fourier), um conversor de frequência no IF e um filtro digital. A informação de fase de quadro DAB enviada pelo PC é calculada por IFFT, a modulação OFDM é concluída e, em seguida, o sinal de banda-base modulado é transformado em um sinal de frequência média através do conversor de frequência e filtrado para o módulo DAC. Como para receber dados de um módulo USB, um módulo de interface USB também é necessário no FPGA. Ao mesmo tempo, uma RAM interna é necessária como buffer entre o módulo de interface USB e o módulo IFFT, após a operação do IFFT, os dados são armazenados em um espaço RAM de duas portas de 2048 * 24 bits, após a conversão de frequência e filtragem, através do módulo de interface DAC para o módulo DAC. O módulo de operação IFFT, o módulo de interface USB, o módulo de conversor de frequência superior e o módulo de interface DAC são controlados por um processador de núcleo suave NIOSII incorporado no ALTERA para construir um sistema SOPC (SystemOn Programmable Chip) no FPGA.
FPGA Design caixa estrutural
Considerando a quantidade de recursos que este projeto ocupa, incluindo unidades lógicas e memória incorporada, para obter o máximo uso dos recursos, a placa de desenvolvimento FPGAEP2C20 da série CycloneII da ALTERA foi escolhida, com 512 KBytes de espaço RAM externo, que pode servir como buffer de dados para a memória de programa do NIOS e a interface USB para garantir a transferência de dados em tempo real. Os módulos FPGA foram projetados para ocupar mais de 15.000 unidades lógicas (incluindo módulos NIOSII), ocupando 82% (52 bits M4K) de memória, e todo o sistema usou um relógio de 65,536 MHz, usando eficazmente os recursos da placa de desenvolvimento, com bons resultados.
Projeto de PCB
O design do PCB inclui dois módulos USB e um módulo DAC.
(1) O módulo USB é principalmente para implementar a comunicação de alta velocidade entre o PC e o FPGA, considerando que a velocidade de transferência deve atingir 300 KB / s para realizar a transferência de dados em tempo real, então o FT245BL foi escolhido como chip de interface USB.
(2) O módulo DAC é destinado a converter sinais digitais de saída de filtros digitais em sinais analógicos. A saída do codificador é um sinal de média frequência digital com uma frequência de amostragem de 16,384 MHz e largura de banda de 1,536 MHz. Após a conversão do DAC em um sinal analógico, também é necessário amplificá-lo, filtrá-lo e, após o pico de saída de 1V, um sinal de média frequência analógico DAB.
Resumo deste artigo
Este artigo descreve o design do codificador do sistema de transmissão DAB baseado em PC e FPGA, implementando a codificação do canal pré-modulação do sistema de transmissão DAB OFDM por meio de software, que foi testado experimentalmente para codificar o canal em tempo real do fluxo de dados ETI de 2.048Mb / s, enquanto a taxa de dados transmitida para o módulo OFDM no FPGA através da interface USB pode atingir 320KB / s, atendendo aos requisitos em tempo real. Depois, o sinal analógico do módulo DAC é enviado para o transmissor DAB através da cabeça de conexão SMA. A Figura 4 é um gráfico físico do codificador do sistema de lançamento DAB. Acontece que colocar a parte codificada do canal no lado do PC é uma implementação simples e eficaz, e implementar a parte codificada do canal com FPGAs será o próximo passo.
